Inizio della pagina -
Logo DISCO
|
Visita la Versione ad elevata leggibilità
|
Vai al Contenuto della pagina
|
Vai alla Fine dei contenuti
|
Vai al Menu Principale
|
Vai alla Barra di navigazione (sei in)
|
Vai al Menu di navigazione (albero)
|
Vai alla Lista dei comandi
|
Vai alla Lista degli approfondimenti
|
Vai al Menu inferiore
|
Logo Ateneo
   
Per gli Studenti
Architettura degli elaboratori

Codice ins.

Insegnamento

CFU ins.

Tipo ins.

Anno

Sem.

SSD ins.

Responsabile insegnamento

E3101Q104

Architettura degli elaboratori

8

OBB

1

1

ING-INF/05

SORRENTI Domenico

 

Computer Architecture

 

 

 

 

 

 

Docente Turno A-L: Sorrenti Domenico Giorgio
Docente Turno M-Z: Tisato Francesco

Contenuti:
Principali elementi dell’architettura hardware di un elaboratore. Instruction set architecture. Catena programmativa. Controllo del percorso dei dati. Eccezioni. Tecniche di ingresso/uscita. Gerarchie di memoria: cache e memoria virtuale.

Obiettivi formativi:

Alla fine del corso lo studente avrà compreso gli elementi dell’architettura di un semplice elaboratore e sarà in grado di comprendere e scrivere programmi assembler elementari.

Prerequisiti:

Nessuno

Metodi didattici:

Lezioni ed esercitazioni (4+2 cfu) in cui vengono esposti ed esemplificati i contenuti dell’insegnamento. Attivitò di laboratorio (2 cfu) svolta in e-learning, con un supporto di tutoraggio e con l’uso di materiale didattico aggiuntivo (lucidi, esercizi).

Programma esteso:

  • Schema di base di un elaboratore
  • Rappresentazione dell’informazione
  • Porte e circuiti logici, rassegna di alcuni circuiti notevoli, macchine a stati finiti
  • Set di istruzioni dell’architettura MIPS32
  • Memoria e meccanismi di indirizzamento
  • Catena programmativa
  • Ciclo fondamentale di funzionamento della cpu, implementazione del percorso dei dati e del controllo per un sottoinsieme elementare di istruzioni
  • Gestione delle eccezioni
  • Gestione dell'ingresso/uscita (controllo di programma, interruzione, accesso diretto alla memoria)
  • Gerarchie di memoria: cache e memoria virtuale

Testi di riferimento:
David Patterson, John Hennessy, Computer Organization and Design, The Hardware/Software Interface, Revised Fourth Edition, Morgan Kaufmann (Elsevier), ISBN: 978-0-12-374750-1

Modalità di verifica dell'apprendimento:

Esame finale. Possibilità di svolgere verifiche intermedie il cui risultato è valido per il superamento dell’esame.

Tipo esame:
Scritto

Tipo valutazione:
Voto finale in trentesimi

Contents:
Main components of the hardware architecture of a computer. Instruction set architecture. Programming chain. Control of the datapath. Exceptions. I/O techniques. Memory hierarchies: cache and virtual memory.

Course objectives:
At the end of the course the student will be familiar with the components of a basic computer architecture, and will be able to understand and write simple assembler programs.

Prerequisites:
None

Teaching methods:
Lectures and exercise labs (4+2 credits) to expose and exemplify the contents of the course. Practice labs (2 credits) via e-learning, with tutor support and auxiliary leaning material (slides, exercises).

Extended program:

  • Basic schema of a computer
  • Information representation
  • Gates and logic circuits, survey of some relevant circuits, finite state machines
  • Instruction set of the MIPS32 architecture
  • Memory and memory addressing
  • Programming chain
  • CPU operating cycle, implementation of the datapath and its control, for a subset of  instructions
  • Exception handling
  • I/O management techniques (polling, interrupt, direct memory access)
  • 10.  Memory hierarchies: cache and virtual memory

Reference textbooks:
David Patterson, John Hennessy, Computer Organization and Design, The Hardware/Software Interface, Revised Fourth Edition, Morgan Kaufmann (Elsevier), ISBN: 978-0-12-374750-1

Verification type:
Final exam. It will be possible to take intermediate verifications, during the course, whose positive result will allow to pass the exam.

Tipo esame:
Written.

Tipo valutazione:
Final mark in 30th.

 

 

 

 


Approfondimenti

Google Translate
Translate to English Translate to French Translate to German Translate to Spanish Translate to Chinese Translate to Portuguese Translate to Arabic
Translate to Albanian Translate to Bulgarian Translate to Croatian Translate to Czech Translate to Danish Translate to Dutch Translate to Finnish Translate to Greek Translate to Hindi
Translate to Hungarian Translate to Irish Translate to Japanese Translate to Korean Translate to Norwegian Translate to Polish Translate to Romanian Translate to Russian Translate to Serbian
Translate to Slovenian Translate to Swedish Translate to Thai Translate to Turkish

(C) Copyright 2016 - Dipartimento Informatica Sistemistica e Comunicazione - Viale Sarca, 336
20126 Milano - Edificio U14
redazioneweb@disco.unimib.it - ultimo aggiornamento di questa pagina 11/11/2013