Codice insegnamento: E3101Q104
Contenuti:
Analisi dei principali elementi dell’architettura hardware di un elaboratore; instruction set architecture; gestione della memoria; introduzione all'ingresso/uscita; eccezioni e interruzioni.
Obiettivi formativi:
Familiarizzare lo studente con i fondamenti della architettura dei calcolatori, costruire le basi per la comprensione delle problematiche di implementazione dei linguaggi e di prestazioni elaborative.
Prerequisiti:
Nessuno
Metodi didattici
Verranno svolti 6 crediti di lezioni frontali e 2 crediti di esercitazioni in e-learning; la piattaforma di e-learning verrà anche sfruttata per mettere a disposizione abbondante materiale didattico per possibili approfondimenti.
Altre informazioni:
Programma esteso:
- Schema di base di un elaboratore
- Rappresentazione dell’informazione
- Porte e circuiti logici, rassegna di alcuni circuiti notevoli, macchine a stati finiti
- Set di istruzioni dell’architettura MIPS32
- Ciclo fondamentale di funzionamento della cpu, implementazione del percorso dei dati e del controllo per un sottoinsieme di istruzioni
- Struttura della memoria, stack e heap
- Gerarchia di memoria e caching
- Tecniche di gestione dell'ingresso/uscita (controllo di programma, interruzione, accesso diretto alla memoria)
- Gestione delle eccezioni
- Memoria virtuale
Modalità di verifica dell'apprendimento
Tipo esame:
Scritto
Tipo valutazione:
Voto finale
Contents:
Analysis of the components of a computer hardware architecture; instruction set architecture; memory hierarchy and management; I/O basics;
Course objectives:
Making the student familiar with the fundamentals of computer architecture, lay the basis for understanding language implementation and computer performance.
Prerequisites:
None
Teaching methods
6 credits of traditional teaching, 2 credits in e-learning; the e-learning platform shall also be used for making available additional material on (optional) more advanced topics
Other information:
Program:
- Basic scheme of a computer hardware
- Information representation
- Logic circuits, review of some important circuits, finite state machines
- Instruction set of the MIPS32 architecture
- Basic operating cycle of the CPU, datapath implementation, design of the control unit for a subset of instructions
- Memory structure, stack and heap
- Memory hierarchy and caching
- I/O management techniques (polling, i.e., under program control, interrupt, direct memory access)
- Exception handling
- Virtual memory
Verification
Examination:
Written
Evaluation:
Final grade