Inizio della pagina -
Logo DISCO
|
Visita la Versione ad elevata leggibilità
|
Vai al Contenuto della pagina
|
Vai alla Fine dei contenuti
|
Vai al Menu Principale
|
Vai alla Barra di navigazione (sei in)
|
Vai al Menu di navigazione (albero)
|
Vai alla Lista dei comandi
|
Vai alla Lista degli approfondimenti
|
Vai al Menu inferiore
|
Logo Ateneo
   
Didattica
Architettura degli elaboratori

Docente: F. Marchese, C. Raibulet, D. G. Sorrenti

Crediti: 6

Conoscenze: lo studente apprende nozioni introduttive sul funzionamento dei calcolatori e della catena programmativa, relativamente a linguaggi di programmazione basati sul paradigma procedurale.

Prerequisiti: familiarità, al livello dei programmi delle scuole superiori, con le unità di misura elementari della fisica, concetto di segnale, segnale periodico, legge di Ohm, etc.

Testo di riferimento: David A. Patterson and John L. Hennessy, "Computer Organization and Design: The Hardware/Software Interface", 2nd ed., Morgan & Kaufmann, 1997, ISBN 1-55860-428-6.

Di questo testo esiste una traduzione italiana, indicata qui di seguito; si consiglia comunque di studiare sulla versione inglese: David A. Patterson and John L. Hennessy, "Struttura, Organizzazione e Progetto dei Calcolatori", Jackson Libri, collana Università, ISBN 8825615175

Corso integrato con il corso Architettura delle reti (il codice del corso integrato è 136)

Programma:

  • Rassegna del set di istruzioni della cpu di riferimento del corso (mips r2000/3000), istruzioni e formato, procedure, convenzioni di uso dei registri e dello stack
  • Catena programmativa, convenzioni di uso della memoria, allocazione e scope delle variabili.
  • Spim, il simulatore della cpu di riferimento del corso
  • Nozioni di logica booleana e rassegna (analisi) di alcuni circuiti notevoli.
  • Ciclo fondamentale di funzionamento della cpu, percorso dei dati e sua implementazione in versione a singolo ciclo di clock.
  • Tecniche di gestione dell'ingresso - uscita (controllo di programma, interruzione di programma, accesso diretto alla memoria). Aspetti architetturali per la gestione delle eccezioni e gestore delle eccezioni

Vai al sito web del corso

Approfondimenti

Google Translate
Translate to English Translate to French Translate to German Translate to Spanish Translate to Chinese Translate to Portuguese Translate to Arabic
Translate to Albanian Translate to Bulgarian Translate to Croatian Translate to Czech Translate to Danish Translate to Dutch Translate to Finnish Translate to Greek Translate to Hindi
Translate to Hungarian Translate to Irish Translate to Japanese Translate to Korean Translate to Norwegian Translate to Polish Translate to Romanian Translate to Russian Translate to Serbian
Translate to Slovenian Translate to Swedish Translate to Thai Translate to Turkish

(C) Copyright 2016 - Dipartimento Informatica Sistemistica e Comunicazione - Viale Sarca, 336
20126 Milano - Edificio U14
redazioneweb@disco.unimib.it - ultimo aggiornamento di questa pagina 25/03/2011